PAT-NO:

JP02000230964A

DOCUMENT-IDENTIFIER:

JP 2000230964 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

August 22, 2000

INVENTOR - INFORMATION:

NAME

COUNTRY

HIKITA, JUNICHI MOCHIDA, HIROO

N/A N/A

SHIBATA, KAZUTAKA

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

ROHM CO LTD

N/A

APPL-NO:

JP11031712

APPL-DATE:

February 9, 1999

INT-CL (IPC): G01R031/26, H01L021/66, H01L023/12, H01L025/065,

H01L025/07

, H01L025/18

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor device in which other

semiconductor chips can be connected satisfactorily after their functional test is finished.

SOLUTION: Pads PD for chip connection, which are to be connected to a master

chip to be chip-on-chip-bonded are formed on the surface 21 of a slave chip D.

Pads PT for test are connected, via respective metal interconnections 30, to

the pads PD for chip connection. When the function of respective internal

circuits in the slave chips D is tested. A test probe 50 is pressed to the

pads PT for test. Bumps B are formed on the pads PD for chip
connection.

COPYRIGHT: (C) 2000, JPO

# (19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公閱番号 特開2000-230964 (P2000-230964A)

(43)公開日 平成12年8月22日(2000.8.22)


(51) Int.Cl."		. 識別配号	· PI					テーマコード(参考)			
G01R 3	-			G01R 31/26					1	J :	2G003
HOIL 2				HO1L		21/66		I	£ .	4M106	
2						23/12		Ç	5		
25	5/065			25/08				В			
	5/07										
		4	審查請求	未開求	家體	項の数4	OL	(全	6 ]	<b>(</b> )	最終頁に統
(21)出願番号		特顧平11-31712		(71)	出題人	. 000116	024				
						ローム	株式会	社			
(22)出顧日		平成11年2月9日(1999.2.9)	)	京都府京都市右京区西院溝崎町2						町21番地	
				(72)	発明者	疋田	純一				
				1		京都市	右京区	西院	<b>持給</b> 實	J21番	地 ロームを
						式会社	内				
				(72)	発明者	持田	博雄				
						京都市	右京区	西院流	持續質	<b>J21番</b>	地 ローム技
						式会社	内				
				(74)	代理人	. 100087	701				
						弁理士	福岡	耕作	ŧ	<b>(4)</b> 2	名)
						,		-511	•	•••	最終質に

# (54) 【発明の名称】 半導体装置

# (57)【要約】

【課題】機能テストを経た後における他の半導体チップ などとの接続を良好に行うことができる半導体装置を提 供する。

【解決手段】子チップDの表面21上には、チップ・オ ン・チップ接合される親チップとの接続のためのチップ 接続用パッドPDが形成されている。チップ接続用パッ ドPDには、金属配線30を介してテスト用パッドPT が接続されている。子チップDの内部回路の機能テスト の際には、テストプローブ50がテスト用バッドPTに 押し当てられる。チップ接続用パッドPD上には、バン プBが形成されている。



#### 【特許請求の範囲】

【請求項1】半導体基板上に形成された内部回路と、 上記半導体基板上に形成され、上記内部回路に接続され た接続用パッドと、

上記半導体基板上で上記接続用パッドに接続されて形成 され、上記内部回路の機能テストのために用いられるテ スト用パッドとを含むことを特徴とする半導体装置。

【 請求項2 】 上記接続用パッド上に形成され、他のチッ アを上記半導体基板の表面に重ね合わせて接合するため 1記載の半導体装置。

【讃求項3】上記テスト用パッドは、上記半導体基板表 面の周縁領域に形成されており、上記接続用パッドは、 上記テスト用パッドよりも上記半導体基板表面の内方の 領域に形成されていることを特徴とする請求項1または 2記載の半導体装置。

【請求項4】上記テスト用パッドは、テストプローブを 当てて上記内部回路の機能テストを行うためのものであ ることを特徴とする請求項1ないし3のいずれかに記載 の半導体装置。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、半導体チップな どを接続するための接続用パッドを半導体基板上に有す る半導体装置に関する.

#### [0002]

【従来の技術】半導体装置において、小型化および高集 積化を目指すため、従来の二次元構造から三次元構造に 向かう提案がされている。しかし、連続した製造プロセ スで三次元構造の半導体装置を形成しようとすると、歩 30 留まりが悪く、困難なことが多い。

【0003】そこで、本願の発明者等は、第1の半導体 チップの表面と第2の半導体チップの表面とを重ね合わ せて複数の半導体チップを2層の積層構造に接合する、 いわゆるチップ・オン・チップ構造の半導体装置の実用 化を研究してきた。一対の半導体チップの接合のため に、たとえば、一方の半導体チップのパッドには、金な どの耐酸化性金属からなるパンプが形成される。このバ ンプを介して一対の半導体チップの各内部回路間の電気 接続が達成され、かつ、両半導体チップの機械的接合が 40 達成される.

【0004】図4は、半導体チップのバンプ付近の構成 を拡大して示す斜視図である。半導体チップ100にお いて、トランジスタ等の素子が形成された活性表層領域 が存在する側の面である表面101には、半導体チップ 100の内部に形成された内部回路(図示せず)に接続 されたパッド102が形成されており、このパッド10 2上に、金等のバンプ103が隆起して形成されてい

【0005】半導体チップ100は、別の半導体チップ 50 好に行うことができる。

を接合して組み立てられる前に、単体で、動作確認のた めの機能テストが行われる。この機能テストは、バンプ 103にテストプローブ110の先端を押し当てて行わ na.

#### [0006]

【発明が解決しようとする課題】ところが、テストプロ ープ110を押し当てることにより、参照符号Aで示す ように、バンプ103が損傷を受け、バンプ103の表 面形状が変形したり、バンプ103の材料がえぐり取ら の装置間接続部材をさらに含むことを特徴とする請求項 10 れたり捲れ上がったりする場合がある。とくに、たとえ ば、異なる温度条件下で2~3回の機能テストを繰り返 し行う必要がある場合には、テストプローブ110を複 数回に渡ってバンプ103に押し当てる必要がある。し たがって、機能テストを経た半導体チップ101では、 バンプ103が相当な損傷を受けている場合がある。 【0007】このように損傷を受けたバンプ103で は、他の半導体チップとの接合を良好に行うことができ ず、結果として、半導体チップ同士の電気接続が不良に なり、チップ・オン・チップ構造の半導体装置が全体と 20 して不良品となる、バンプ103を形成する前に機能テ ストを行えば、バンプ103の損傷は回避できるが、こ の場合には、テストプローブ110をパッド102に押 し当てることになるので、パッド102の損傷が不可避 である。この損傷を受けたパッド102上にバンプ10 3を形成しようとしても、その形成を良好に行うことは 困難であり、結果として、半導体チップ同士の良好な接 合が阻害される。バンプ103を相当な厚膜状に形成す れば、損傷を受けたパッド102上であっても良好なバ ンプ103の形成が可能かもしれないが、バンプ材料を 多く必要とし、かつ、バンプの形成に時間がかかるか ら、好ましい解決方法とは言えない。

> 【0008】そこで、この発明の目的は、上述の技術的 課題を解決し、機能テストを経た後の接続を良好に行う ことができる半導体装置を提供することである。 [0009]

【課題を解決するための手段および発明の効果】上記の 目的を達成するための請求項1記載の発明は、半導体基 板上に形成された内部回路と、上記半導体基板上に形成 され、上記内部回路に接続された接続用バッドと、上記 半導体基板上で上記接続用パッドに接続されて形成さ れ、上記内部回路の機能テストのために用いられるテス ト用パッドとを含むことを特徴とする半導体装置であ 8.

【0010】上記の構成によれば、内部回路に接続され た接続用パッドには、テスト用パッドが接続されてい る。したがって、半導体装置の機能テストは、テスト用 パッドを用いて行うこととすれば、接続用パッドは、損 傷を受けることがない。したがって、機能テスト後の当 該半導体装置と、別の半導体チップなどとの接続は、良

1/3/05 EAST Version: 2.0.1.4

【0011】また、テスト用バッドは機能テストのために最適な位置に形成することができ、接続用パッドは他の半導体チップなどとの接続のために最適な位置に形成することができるので、他の半導体チップなどとの接続位置を自由に設定することができる。請求項2記載の発明は、上記接続用バッド上に形成され、他のチップ(半導体チップやセラミック素子など)を上記半導体基板の表面に重ね合わせて接合するための装置間接続部材をさらに含むことを特徴とする請求項1記載の半導体装置である。

【0012】この構成によれば、接続用パッド上に形成された装置間接続部材(バンプや金属蒸着膜など)により、半導体チップを重ね合わせて接合することにより、いわゆるチップ・オン・チップ構造の半導体装置を構成できる。内部回路の機能テストは、テスト用パッドを用いて行われるので、装置間接続部材は、半導体チップの接合前に損傷を受けることがない。そのため、半導体チップとの接合を良好に行うことができ、チップ・オン・チップ構造の半導体装置を良好な歩留まりで生産することができる。

【0013】装置間接続部材は、機能テスト前または機能テスト後のいずれであっても良好に形成することができ、機能テスト前に形成された装置間接続部材が機能テストによって損傷を受けることも、機能テスト後における装置間接続部材の形成が困難になることもない。よって、装置間接統部材の形成は、機能テスト前または機能テスト後のいずれでも構わないので、工程の設計が容易になる。

【0014】また、機能テスト時に接続用バッドまたは その表面に形成される装置間接続部材が損傷を受けるこ とがないので、装置間接続部材は、バンプのような厚膜 状のものである必要がなく、バンプよりもはるかに薄膜 の金属蒸着膜のようなものであってもよい。これによ り、装置間接続部材の材料が少なくてすみ、また、その 形成も短時間で行える。

【0015】請求項3記載の発明は、上記テスト用バッドは、上記半導体基板表面の周縁領域に形成されており、上記接続用バッドは、上記テスト用バッドよりも上記半導体基板表面の内方の領域に形成されていることを特徴とする請求項1または2記載の半導体装置である。この構成によれば、テスト用バッドが、接続用バッドよりも半導体基板表面の周縁の領域に形成されているので、請求項4記載のように、テストプローブをテスト用バッドに押し当てて機能テストが行われる場合に、この機能テストを良好に実行できる。

### [0016]

【発明の実施の形態】以下では、この発明の実施の形態 には、テスト用パッドPTが設けられている。そして、を、添付図面を参照して詳細に説明する。図1は、この チップ接続用パッドPDとこれに対応するテスト用パッ発明の一実施形態に係る半導体装置の構成を一部分解し ドPTとは、金属配線30により相互に接続されて対をて示す斜視図である。この半導体装置は、第1の半導体 50 成している。テスト用パッドPTは、テストプローブ5

チップとしての親チップMの表面11に、第2の半導体 チップとしての子チップD1、D2、D3(以下、総称 するときには「子チップD」という。)をそれぞれ重ね 合わせて接合した、いわゆるチップ・オン・チップ(Ch ip-On-Chip)構造を有している。

【0017】親チップMは、たとえばシリコンチップからなっている。表面11は、親チップMの基体をなす半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面であり、最表面は、絶縁物の10 保護膜で覆われている。この保護膜上には、子チップDの接合領域15(子チップD1に対応するもののみを図示した。)が設定されており、この接合領域15には、子チップDとの接続のためのチップ接続用バッドPM(接続用バッド)が、複数個配置されている。

【0018】子チップDは、たとえばシリコンチップからなる。この子チップDの基体をなす半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面である表面21は、絶縁物の保護膜で覆われている。この保護膜上には、親チップMのチップ接続用パッドPMに対応する位置に、複数個のチップ接続用パッドPD(接続用パッド)が露出して形成されている。各パッドPD上には、耐酸化性の金属、たとえば、金、鉛、プラチナ、銀またはイリジウムからなるバンプB(チップ間接続部材、装置間接続部材)がそれぞれ形成されている。

【0019】子チップDは、表面21を親チップMの表 面11に対向させた状態で親チップMに接合される。こ の接合は、バンプBを接合領域15のチップ接続用バッ ドPMにそれぞれ当接させた状態で、親チップMと子チ ップDとを相互に圧着することにより達成される。この 30 圧着の際、必要に応じて親チップMおよび/または子チ ップDに超音波振動を与えることにより、バンプBとチ ップ接続用パッドPMとの確実な接合が達成される。 【0020】たとえば、親チップMには、ゲートアレイ やロジック回路が形成されている。そして、たとえば、 第1の子チップD1は、CPUであり、第2の子チップ D2は、A/D変換素子であり、第3の子チップD3 は、メモリ衆子(フラッシュメモリ、EEPROM、強 誘電体メモリ、ダイナミックRAMなど)である。 親チ ップMは、たとえば、図示しない外部接続用パッド、お よびこの外部接続用パッドに接続されるボンディングワ イヤにより、リードフレームに接続されている。

【0021】図2は、子チップDのパッドPDの近傍の構成を拡大して示す斜視図であり、図3はチップ接続用パッドPDの近傍の構成を示す断面図である。子チップDの表面21において、チップ接続用パッドPDの近傍には、テスト用パッドPTが設けられている。そして、チップ接続用パッドPDとこれに対応するテスト用パッドPTとは、金属配線30により相互に接続されて対をサーブに、デストアローブに

0を押し当てやすいように、子チップDの表面21の周 縁領域に形成されており、チップ接続用パッドPDは、 テスト用バッドPTよりも表面21の内方の領域に形成 されている.

【0022】図3に示されているように、子チップDの 基体をなす半導体基板40上には、絶縁層41上にアル ミニウム配線42が形成されていて、このアルミニウム 配線42が、たとえば、半導体基板40の表層の活性領 域に形成された案子(図示せず)に接続されている。ア ルミニウム配線42は、保護膜43で被覆されていて、 この保護膜43には、チップ接続用パッドPDおよびテ スト用パッドPTの位置に、開口44,45が形成され ている。保護膜43の上方には、開口44,45におい てアルミニウム配線42に接触するバリアメタル膜46 (たとえば、TiWからなる。) が形成されている。こ のバリアメタル膜46により、テスト用パッドPTおよ びチップ接続用パッドPDの表層部分が形成されてい る。そして、金属配線30は、テスト用パッドおよびチ ップ接続用パッドPDの間のバリアメタル膜46および いる。

【0023】なお、パリアメタル膜46は、隣接する膜 間の材料の相互拡散を防止し、界面が合金化することを 防止するためのものである。子チップDは、親チップM に接合される前に、単体で、内部回路の動作確認のため の機能テストが行われる。この機能テストにおいては、 図2に示すように、テスト用パッドPTにテストプロー ブ50が押し当てられる。必要に応じて、たとえば、異 なる温度条件の下で、2回、3回と繰り返し同様なテス トが行われる。

【0024】親チップMについても、単体での機能テス トが行われる。この親チップMにおいて、機能テストの 際にテストプローブが電気的に接続されるべきチップ接 規用パッドPMに関する構成は、子チップDのチップ接 統用パッドPDに関連する構成と同様になっている。す なわち、テストプローブが接続されるべきチップ接続用 パッドPMの近傍には、テスト用パッドPMTが対をな すように設けられていて、これらは、金属配線30Mに よって相互に接続されている。そして、機能テストの際 には、チップ接続用パッドPMではなく、テスト用パッ ドPMTにテストプローブが押し当てられる。このテス ト用パッドPMTは、親チップMの表面11の周縁領域 に形成されており、チップ接続用パッドPMは、テスト 用パッドPMTよりも表面11の内方の領域に形成され ている。

【0025】このようにこの実施形態によれば、親チッ プMおよび子チップDの機能テストを行うためのテスト プローブは、チップ接続用パッドPM、PDに接続され たテスト用パッドPMT, PTに押し当てられ、これに より、親チップMおよび子チップDの内部回路の動作確 50 認が行われる。したがって、機能テストの際に親チップ Mのチップ接続用パッドPMや子チップDのバンプBが 損傷を受けるおそれがない。そのため、親チップMの表 面に子チップDを接合してチップ・オン・チップ構造の 半導体装置を組み立てる際に、親チップMと子チップD との接続不良が生じることがない。これにより、チップ ・オン・チップ構造の半導体装置を良好な歩留まりで生 産することができる。

【0026】また、バンプBは、機能テスト前に形成さ 10 れても損傷を受けることがなく、また、機能テスト後に 形成されても、損傷のないチップ接続用パッドPD上に 良好に形成することができる。したがって、バンプBの 形成は、機能テスト前でも機能テスト後でもよいので、 製造工程の設計が容易になる。さらに、バンプBは、損 傷のないチップ接続用パッドPD上に形成することがで きるので、さほど厚膜に形成する必要がない。したがっ て、バンプBの材料が少なくてすみ、かつ、バンプBの 形成を短時間で行える。また、一般に電解めっきや無電 解めっきで形成される厚膜状のバンプBの代わりに、金 それらの間のアルミニウム配線42によって形成されて 20 展蒸着膜などの薄膜を適用することも可能であり、この ようにすることによって、チップ間接続部材の材料を節 約できる。

> 【0027】また、チップ接続用パッドPM、PDを親 チップMと子チップDとの接続のために最適な位置に形 成し、テスト用パッドPMT、PTは機能テストのため に最適な位置(たとえば、チップM、Dの表面の周縁付 近)に形成することができる。これにより、親チップM と子チップDとの接続位置を自由に設定でき、かつ、機 能テストも良好に行うことができる。

【0028】この発明の一実施形態について説明した が、この発明は、他の形態でも実施することができる。 たとえば、上記の実施形態では、親チップMと子チップ DとをバンプB等を介して接続したチップ・オン・チッ プ構造の半導体装置を例にとったが、複数の半導体チッ プ間の接続はボンディングワイヤで行われてもよく、ま た、相互に接続される複数の半導体チップは必ずしも重 ね合わせて配置される必要はない。さらに、この発明 は、単体で使用される半導体チップにも適用可能であ り、リードフレームにワイヤボンディングにより接続さ れる外部接続用パッドに付随してテスト用パッドを設け てもよい。

【0029】また、上記の実施形態では、子チップDに バンプBを設けているが、親チップM側に同様のバンプ を設けてもよく、親チップMおよび子チップDの両方に バンプを設けて、バンプ同士を接合することによって親 チップMおよび子チップDのチップ・オン・チップ接合 を達成してもよい。さらに、上記の実施形態では、親チ ップMの表面11に3つの子チップDが接合される場合 について説明したが、親チップMの表面11に接合され る子チップの数は必要とされるシステム構成に応じて定 7

められればよい.

【0030】さらに、上記の実施形態では、親チップM および子チップDは、いずれもシリコンからなるチップ であることとしたが、シリコンの他にも、ガリウム砒素 半導体やゲルマニウム半導体などの他の任意の半導体材料を用いた半導体チップをこの発明の半導体装置に適用 することができる。この場合に、第1の半導体チップと 第2の半導体チップとの半導体材料は、同じでもよいし 異なっていてもよい。

【0031】さらに、チップ接続用バッドとテスト用バ 10 M ッドとをつなく配線は、金属配線ではなく、ボリシリコ D. ン配線等を用いてもよいし、テスト用バッド部にもバン PI アを形成するようにしてもよい。このようにすると、テスト用バッドから腐食が進んでも、チップ接続用バッド まで容易には到達しないようにすることができる。その 他、特許請求の範囲に記載された事項の範囲で種々の設 B 計変更を施すことが可能である。 1!

【図面の簡単な説明】

【図1】この発明の一実施形態に係る半導体装置の構成を一部分解して示す斜視図である。

【図2】チップ接続用パッドの近傍の構成を拡大して示す斜視図である。

【図3】チップ接続用バッドの近傍の構成を示す断面図である。

【図4】従来の半導体チップのパンプ付近の構成を拡大 して示す斜視図である。

【符号の説明】

M 親チップ

D, D1, D2, D3 子チップ

PM チップ接続用パッド(接続用パッド)

PMT テスト用パッド

PD チップ接続用パッド(接続用パッド)


PT テスト用パッド

B バンプ (装置間接続部材)


15 接合領域

30,30M 金属配線


【図1】




[図3]



【図4】





フロントページの続き

(51) Int. Cl. 7

識別記号

F I

テーマコード(参考)

HO1L 25/18

(72)発明者 柴田 和孝

京都市右京区西院溝崎町21番地 ローム株

式会社内

Fターム(参考) 2G003 AA07 AG03 AH00 AH07 4M106 AA02 AD01 AD08 AD09 AD30 BA14 CA70